



Práctica 3 - Opcional


Redes iterativas y redes en árbol



Objetivo

- Segmentar la red en árbol para maximizar la frecuencia de reloj
 - Estudie el informe de síntesis de HDL para encontrar:
 - Los elementos combinacionales instanciados
 - El camino crítico (máximo retardo combinacional)

Red en árbol segmentada





Red en árbol segmentada

- Tipo de dato para las conexiones

```
type C_type is array (Log2(num_entradas) downto 0, num_entradas-1 downto 0)
                    of std_logic_vector(num_bits-1 downto 0);
signal C : C_type;
signal C_reg : C_type;
```

- Hacer un process para crear un registro enorme donde cada vez que llegue el flanco de reloj se asigne 'C_reg <= C;'
- Modificar el generate para:
 - Conectar C_reg a las entradas de los comparadores
 - Conectar C a las salidas de los comparadores
- Conectar 'S <= C_reg(Log2(num_entradas), 0);'



Calificación

- Añadir al documento de casa el informe la información proporcionada por VIVADO sobre los márgenes de setup y de hold (en síntesis e implementación) para la red en árbol segmentada en la versión de simulación
- Mostrar el funcionamiento en simulación de la red en árbol segmentada (0.15 pts)